mplementación en FPGA de un sistema totalmente digital de recuperación de reloj

Article Sidebar

PDF (Spanish)
Published: 2011-12-30
DOI: https://doi.org/10.17163/ings.n6.2011.03
Keywords:
Recuperación de la señal de reloj y datos CDR, FPGA, DSP, Sincronización, Recuperación del tiempo

Main Article Content

Daniel Cárdenas
Germán Arévalo

Abstract

La recuperación de la señal de reloj y de datos CDR es un subsistema importante de cada dispositivo de comunicaciones dado que el receptor debe recuperar la información exacta del reloj del transmisor, misma que está usualmente codificada dentro de la trama de datos entrante. Se han desarrollado algunas técnicas analógicas para CDR basadas en la teoría de PLLs empleando un VCO externo. Sin embargo, en algunas ocasiones la conexión del núcleo digital (FPGA, DSP) con los componentes externos puede resultar complicada. De este modo, el núcleo digital es también utilizado para solventar la tarea de la recuperación de la señal de reloj mediante técnicas totalmente digitales, sin el uso de un VCO externo. El presente artículo describe un subsistema totalmente digital de recuperación de señal de reloj, implementado en un FPGA.

Article Details

Issue
No. 6 (2011): July / December
Section
Scientific Paper

 

The Universidad Politécnica Salesiana of Ecuador preserves the copyrights of the published works and will favor the reuse of the works. The works are published in the electronic edition of the journal under a Creative Commons Attribution/Noncommercial-No Derivative Works 4.0 Ecuador license: they can be copied, used, disseminated, transmitted and publicly displayed.

The undersigned author partially transfers the copyrights of this work to the Universidad Politécnica Salesiana of Ecuador for printed editions.

It is also stated that they have respected the ethical principles of research and are free from any conflict of interest. The author(s) certify that this work has not been published, nor is it under consideration for publication in any other journal or editorial work.

The author (s) are responsible for their content and have contributed to the conception, design and completion of the work, analysis and interpretation of data, and to have participated in the writing of the text and its revisions, as well as in the approval of the version which is finally referred to as an attachment.

Author Biographies

Daniel Cárdenas

PhD en Electrónica, Máster en comunicaciones ópticas, Ingeniero Electrónico, Profesor de la Carrera de Ingeniería Electrónica –UPS- sede Quito

Germán Arévalo

Master en Comunicaciones ópticas, Ingeniero Electrónico, Director de la Carrera de Ingeniería Electrónica –UPS- sede Quito

References

Heinrich M., Moeneclaey M., Fechtel S. 1998. Digital Communications Receivers: synchronization, channel estimation and signal processing. Vol. 2. John Wiley & Sons.

Mengali U., D’ Andrea A. 1997. Synchronization Techniques for Digital Receivers. New York: Plenum Press.

Mueller K., Müller M. 1976. Timing Recovery in Digital Synchronous Data Receivers. IEEE Trans. Commun. May. COM-24: p. 516-531.

Oerder M., Meyr H. 1988. Digital Filter and Square Timing Recovery. IEEE Trans. Commun. May. COM-36: p. 605-612.

Gardner, F.M. 1986. A BPSK/QPSK timing-error detector for sampled receivers. IEEE Transactions on Communications. CM-34(5): p. 423.

Oerder M., Meyr H. 1987. Derivation of Gardner’s Timing Error Detector from the Maximum Likelihood Principle. IEEE Trans. Commun. June. COM-35: p. 684-685.

Gardner, F .M. 1993. Interpolation in digital modems. I. Fundamentals. IEEE Transactions on Communications. 41(3): p. 501.

Gardner, F. M. 2005. 3rd ed. Phaselock Techniques. New York: Wiley